myespaciogreta - Arquitectura Ortogonal

Arquitectura Ortogonal

INTRODUCCIÒN

En un microprocesador con arquitectura ortogonal una instrucción puede utilizar cualquier elemento de la arquitectura como fuente o destino. Esta es una diferencia muy significativa respecto de otro micro controlador
En la memoria de datos de los PIC´s se encuentran ubicados casi todos los registros de control del microcontrolador y sus periféricos de entrada/salida, así como las posiciones de memoria de usos generales.
El PIC16F84 es un microcontrolador con arquitectura basada en bancos de registros ya que todos los elementos del sistema están implementados físicamente como registros

Arquitectura OrtogonalArquitectura Ortogonal: Cualquier instrucción puede utilizar cualquier elemento de la arquitectura como fuente o destino.
Arquitectura basada en banco de registros

El PIC 16C84 al igual que los demás miembros de su familia, se caracterizan por que :
En los PIC el manejo del banco de registros, que participan activamente en la ejecución de las instrucciones, es muy interesante al ser ortogonales. En la figura siguiente se muestra como la ALU (Unidad Aritmético-Lógica) efectúa sus operaciones con dos operandos, uno que proviene del registro W (Work), que en otras CPUs recibe el nombre de Acumulador, y el otro que se encuentra en cualquier otro registro o del propio código de instrucción.Arquitectura basada en banco de registros: Implica que todos los elementos del sistema, es decir, temporizadores, puertos de entrada/salida, posiciones de memoria, etc, están implementados físicamente como registros.

Su procesador es segmentado, "pipe-line".
Su procesador es tipo RISC
Tiene una arquitectura HARVARD
El formato de las instrucciones es ortogonal
Todas las instrucciones tienen la misma longitud (14 bits)
La arquitectura está basada en banco de registros

¿Pero que significa todo esto? . Pues vamos a intentar aclarar estos conceptos:

Procesador segmentado "pipe-line": quiere decir que aplica la técnica de segmentación que permite al procesador realizar simultáneamente la ejecución de una instrucción y la búsqueda de código de la siguiente. De esta manera, se puede ejecutar una instrucción en un ciclo. (Cada ciclo de instrucción son cuatro ciclos de reloj).

Procesador tipo RISC: Las CPU´s atendiendo al tipo de instrucciones que utilizan pueden clasificarse en:

CISC : (Reduced Instruction Set Computer) Computadores de juego de instrucciones reducido, en los que el repertorio de instrucciones es muy reducido (en nuestro caso 35), las instrucciones son muy simples y suelen ejecutarse en un ciclo máquina. Además los RISC deben tener una estructura pipeline y ejecutar todas las instrucciones a la misma velocidad.

RISC .(Specific Instriction Set Computer) Computadores de juego de instrucciones específico.

SISC

Complex Instruction Set Computer

: Tradicionalmente los microprocesadores se basan en la estructura de Von Neumann, como la de la figura siguiente, que se caracteriza por disponer de una única memoria principal en la que se almacenan los datos y las instrucciones. A esta memoria se accede a través de un sistema de buses único:

Arquitectura Harvard

Bus de datos Bus de direcciones
Bus de control

El modelo Harvard , representado en la figura siguiente, dispone de dos memorias:

Memoria de datos
Memoria de Programa

Además cada memoria dispone de su respectivo bus, lo que permite, que la CPU pueda acceder de forma independiente y simultánea a la memoria de datos y a la de instrucciones. Como los buses son independientes éstos pueden tener distintos contenidos en la misma dirección .